在ESD防靜電的破壞中，靜電會(huì)對(duì)I/O端口造成毀滅性損害，有可能造成數(shù)據(jù)位重影、產(chǎn)品損壞直至造成電子設(shè)備“硬故障”或元器件損壞等問(wèn)題。

      目前，市面上的便攜產(chǎn)品中越來(lái)越多的采用低功率邏輯芯片，由于金屬氧化半導(dǎo)體(MOS)電介質(zhì)擊穿和雙極反向結(jié)電流的限制，這些邏輯芯片對(duì)ESD防靜電非常敏感。控制I/O端口(USB端口、以太網(wǎng)端口等)的IC芯片更不例外，因?yàn)樗鼈兇蠖鄶?shù)都是以CMOS工藝為基礎(chǔ)來(lái)設(shè)計(jì)和制造的，這導(dǎo)致IC芯 片對(duì)ESD保護(hù)造成的損害非常敏感。

      大多數(shù)的I/O端口(尤其是USB端口)都是熱插拔系統(tǒng)，極易受到由用戶或空氣放電造成的ESD保護(hù)影響。由此可見(jiàn)，ESD防靜電保護(hù)在當(dāng)今的便攜和USB應(yīng) 用中是非常必要的。集電通技術(shù)工程師針對(duì)USB應(yīng)用設(shè)備提出了解決方案。

      有工程師對(duì)T1/E1接口設(shè)計(jì)中加裝TVS器件后的保護(hù)作用提出疑問(wèn)，集電通有工程師認(rèn)為在電源線上增加TVS器件有助于解決來(lái)自電源端口的ESD防靜電保護(hù)問(wèn)題，并強(qiáng)調(diào)TVS要連接到電源的Vcc和地以防止電源出現(xiàn)ESD防靜電保護(hù)干擾。

      ESD防靜電保護(hù)要從三個(gè)方面入手：

      1、芯片的ESD保護(hù)容量;

      2、PCB版圖設(shè) 計(jì);

      3、機(jī)械設(shè)計(jì)。

      優(yōu)質(zhì)的PCB版圖設(shè)計(jì)應(yīng)該盡量增大接地面積、縮短PCB走線，TVS陣列可以有效解決ESD防靜電保護(hù)問(wèn)題。

      針對(duì)ESD防靜電保護(hù)引起的共模干擾，通?？梢允褂霉材６罅魅騎VS陣列來(lái)解決ESD防靜電保護(hù)問(wèn)題和完成EMI濾波，在電路中共模扼流圈串行連接，TVS并行接在電路中。除考慮用器件解決ESD防靜電保護(hù)問(wèn)題外，也可以遵循一些基本規(guī)則來(lái)解決PCB的ESD防靜電保護(hù)問(wèn)題：

      1、盡量地將每一個(gè)信號(hào)層都緊靠一個(gè)電源層或地線層。對(duì)于頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB，可以考慮使用內(nèi)層線。大多數(shù)的信號(hào)線以及電源和地平面都在內(nèi)層上，因而類似于具備屏蔽功能的法拉第盒。

      2、盡可能使用多層PCB相對(duì)于雙面PCB而言，地平面和電源平面以及排列緊密的信號(hào)線-地線間距能夠減小共模阻抗(common impedance)和感性耦合，使之達(dá)到雙面PCB的1/10到1/100。

      3、對(duì)于雙面PCB來(lái)說(shuō)，要采用緊密交織的電源和地柵格。通常的解決原則是要通過(guò)測(cè)試-解決問(wèn)題-重新測(cè)試這樣的周期，每一個(gè)周期都可能至少影響到一塊PCB的設(shè)計(jì)。在PCB設(shè)計(jì)過(guò)程中，通過(guò)預(yù)測(cè)可以將絕大多數(shù)設(shè)計(jì)修改僅限于增減元器件。